RLDRAM II(Reduced Latency DRAM II)一個是由英飛凌科技(Infineon Technologies AG)與美光科技(Micron technology)連手推出的高速低延遲(Reduced Latency)DRAM 架構，是第二代、超高速DDR SDRAM的產品，其傳輸速度可高達400MHz，并且是一個能夠有效地結合超寬頻及高密度的快速隨機存取需求為主的完整規格。
為了進一步地讓讀者對于RLRDRAM-II有更清楚的認識，本文將詳細說明RLDRAM-II在網絡應用的優勢、功能與運作方式，并將介紹RLDRAM-II與Network FCRAM-II的差異之處。
現行網絡應用之運作方式所面臨的瓶頸與問題
OC-192 與OC-768規格的網絡速率、內存存取與密度，已成為主要瓶頸所在，特別是用在具處理器架構的網絡線路卡上的內容可尋址內存（Content Addressable Memory，CAM）與封包緩沖SRAM等芯片。
研究指出，若采IPv.4規格1，至少需要內存容量達150M 位的CAM，才能妥善處理1024K的因特網協議（IP）標頭碼（代表地址所在）。如果以相同數量的IP標頭碼，到了IPv.6規格，內存容量就需大幅擴增到2400M 位的三元(Ternary) CAM。內存容量與尺寸還不是唯一的問題所在，快速執行搜尋的能力也是另一個考量的重點。
封包緩沖存儲器可以儲存現有的封包，直到網絡處理器找到正確的地址；而設計封包緩沖存儲器的一項主要考量，在于能夠快速儲存或釋放大量信息的能力。盡管SRAM是此類緩沖儲存應用中最快速內存芯片，但SRAM儲存每一位元信息，需要使用六個高漏電的晶體管，而導致低內存密度，同時還要付出高耗電量的代價。
不同于SRAM，CMOS DRAM儲存每一位信息，僅僅使用單一晶體管，若以內存密度與耗電量的角度來考量，CMOS DRAM堪稱是最具效率的裝置。
RLDRAM-II可改善現有瓶頸
通常每一個CAM可儲存約9M 位的信息量，SRAM則可儲存約16M 位 的信息量。RLDRAM-II卻可儲存高達288M 位的信息量。若改用RLDRAM-II架構，網絡系統工程師可儲存的信息量，比傳統CAM架構之系統所存的多了128倍。因此，RLDRAM-II可節省珍貴的基板空間，不必為了容納CAM與 SRAM的需求而采用多板設計。
改采DRAM設計不僅可節省空間，還可大幅節省電源。單一RLDRAM-II所能儲存的信息量，必須要有數顆CAM/SRAM才能達到。SRAM需要六顆晶體管，以儲存一位的信息，CAM也至少需要12顆晶體管之多。RLDRAM-II卻只需要一顆晶體管，耗電量可明顯地大幅降低。
取代存取較快速的內存技術，如CAM 或 SRAM等，以DRAM技術為基礎的RLDRAM-II并未犧牲內存存取頻寬，RLDRAM-II每個pin腳可提供高達每秒800 M 位的存取速率。
RLDRAM-II的優勢
RLDRAM-II采用先進的DRAM架構，特別是針對低延遲率的設計。標準型DRAM的架構為4記憶庫(bank)，RLDRAM-II則為8 bank。此架構允許較短的行/列地址與數據電路，使存取速率更快。此外，更多bank架構的設計可減少隨機存取沖突的發生機率。
數據進出RLDRAM-II的最佳化方式，是以循環式排程法(round-robin)，于8個bank內，儲存或讀取數據。換言之，一個封包所包含的數據，先以一次18或36位(根據所挑選的RLDRAM-II構造)的方式，存入第一個bank中，接著該封包的下一段資料，再以18或36位元的方式存入第二個bank。持續此一方式，輪完八個bank的循環后，再輪回第一個bank進行數據儲存。讀取數據也采同樣的循環方式，數據自第一個bank中讀出，接著第二、第三．．．。當輪完八個bank的循環后，再輪回第一個bank進行數據讀取。
除了循環式的讀、寫數據特色之外，RLDRAM-II的設計也允許用戶無須從Bank 0開始，即可自任何一個bank起動此循環運作。因為四個bank的DRAM架構無法支持循環式排程法因此，其并不是采用相同的運作模式。
降低延遲率的效果，自第一個數據封包的資料從第一個bank讀出后就立即可以感受到。當第一個bank的數據讀出后，下一個時脈則進行第二個bank的數據讀取，然后再下一個。讀取第一個bank數據的初始延遲率至少約需四個時脈周期來啟動此一運作，但完成此運作后，自RLDRAM-II讀取數據的速率，就可與所應用的時脈同步。不論讀或寫模式，RLDRAM-II均具有2、4或8位的爆沖長度(burst length)。
RLDRAM-II的另一項特色為隨機存取的列周期(row-cycle)時間較短，約20ns (奈秒)。RLDRAM-II提供的隨機讀寫一次所需時間（tRC），為所有DRAM芯片中最快速者之一。圖1與圖2分別顯示RLDRAM-II以2位的爆沖長度，在不同讀取延遲率下的讀寫時序。
NETWORK FCRAM-II芯片
Network FCRAM-II2為網絡內存應用的強勢產品，該技術由富士通微電子(Fujitsu Microelectronics)首先提出，主要是應用在掌上型行動裝置上，以取代SRAM的低攻耗內存產品，隨后也在網絡系統上找到其應用切入點。
值得注意的是，第二代FCRAM被稱為為Network FCRAM-II(或稱為“NetDRAM”)，可在網絡線路卡產品上作為封包緩沖存儲器之用；而這款產品在SRAM所具有效能優勢與與DRAM所具備的高內存密度、低耗能與低成本等優勢之間，取得絕佳的平衡。
從架構到核心設計，NETWORK FCRAM-II有數處與標準型DDR DRAM不同。Network FCRAM-II的架構完全為管線排列，且兩兩相依，此設計為標準型DDR DRAM所沒有的特別功能，諸如列地址選定(RAS)與行地址選定(CAS)控制，以及內部的自動預充電周期。
另外，NETWORK FCRAM-II的核心高度區段化，此設計可讓記憶格(cell)更靠近芯片的接口，以提升存取速率。傳統的DRAM是以長的行與列來涵蓋整體記憶庫(bank)。而在NETWORK FCRAM-II區段化的核心中，一個記憶庫內的每一區段，存取接口的時間較短。此特殊的區段化核心設計，配合高速感測放大器，將NETWORK FCRAM-II的列周期時間降至20ns(奈秒)，與RLDRAM-II的列周期時間相似。
Network FCRAM-II還擁有啟動單一bank中一小部份邏輯線(word line)的功能，以節省電源。此設計迥異于一般標準型DDR DRAM，其設計為如果要將一位信息寫入bank，必須啟動該bank整個邏輯線。Network FCRAM-II區段化的核心設計，造就此邏輯線局部啟動的功能，啟動一小段邏輯線，以尋址特定范圍的區段核心。此方式讓bank內相關于該次工作所需的特定范圍才會被啟動，其它部份則保持在預充電模式下。
RLDRAM-II 與 NETWORK FCRAM-II的差異性
RLDRAM-II 與 NETWORK FCRAM-II有幾項實質上的差異，其中主要的不同點之一在于RLDRAM-II是8bank設計的DRAM，Network FCRAM-II僅為4 bank，并且不支持循環式排程法。
為求達到20 ns列周期的表現，Network FCRAM-II采用高區段化的核心，配合特制的感測放大器來達成此一目標。反觀8 bank設計的RLDRAM-II，以傳統的標準型DRAM的感測放大器，則可達到20 ns的列周期。標準型DRAM的感測放大器備應用于RLDRAM-II時，并沒有改變其高產能的特性，將不會影響整體品質與穩定性。因此，所有RLDRAM-II速率等級的產品，均可達到20 ns列周期。
另一項主要不同點在于，類似大部份SRAM的架構，RLDRAM-II可在非多任務尋址總線模式(non-multiplexed address bus code)下運作，。Network FCRAM-II采多任務(multiplexed)尋址總線，此設計不僅帶來處理多任務總線的復雜度(SRAM則無此缺點)，同時也降低了Network FCRAM-II所能達到的極速與效能。
此外，Network FCRAM-II的多任務總線未能達到100％的地址控制效率，然而RLDRAM-II卻可做到。Network FCRAM-II的數據總線需要與位址總線分用時間，因此效率降低至50%。RLDRAM-II地址線與數據線各有專用的pin腳，因此沒有分時執行的問題。并且，由于專屬的地址線與數據線設計，不需要有低位址鎖定(Lower Address Latch)控制指令，所以RLDRAM-II的控制指令較Network FCRAM-II簡易。
為求在更快速率下達到更好的訊號完整性，RLDRAM-II的on-die termination (ODT)技術，且輸出驅動器的阻抗等級設計為可調整，等級區間為25到60 ohms。此一強化的I/O接口功能，提供更具彈性的基板電路設計，并能達到高速傳遞訊號的目標。其它彈性的設計還包括設計者可以選擇1.5v或1.8v的 I/O電壓，以期最能符合界面的電能。RLDRAM-II同樣采取每18位電路為寫入時脈(write clock)的設計。
RLDRAM-II可同時支持類似SRAM的非多任務尋址設計，以及傳統DRAM的多任務尋址模式。用戶可自行選擇。偏好類似DRAM運作模式與較少訊號數的用戶，在RLDRAM-II上仍可選用多任務尋址模式。此外，為了增進系統效能，RLDRAM-II也提供構造為x18與x9的分離式I/O版本(在分離式I/O裝置中，運作方式類似QDR SRAM，其讀、寫總線各自分離，因此不必煩惱爭搶總線資源的問題)。
藉由導入不同的輸入時脈與讀寫閃控(strobes)，能夠進一步強化RLDRAM-II的效能，其中內建的動態連結程序庫(DLL)，可確保時脈線形可與數據及讀寫strobes達成一致。
RLDRAM-II在許多領域都有領先的技術展現，包括400MHz的高運作時脈(Network FCRAM-II僅為333MHz)、高效能的I/O功能設計(如ODT技術、可調整式的輸出驅動器強度與輸出阻抗對應)，以及正確的數據訊號。這些功能讓RLDRAM-II可達到快速的內存存取，以及較高的有效頻寬運作。
以RLDRAM-II來進行網絡產品設計，將會較288M-bit 的Network FCRAM-II更具彈性，其主要原因有二：第一，RLDRAM-II的分離式I/O的產品版本，可取代或補足QDR SRAM的需求。第二，RLDRAM-II具備非多任務或多任務數據/總線兩種選擇。用戶可自由選擇類似SRAM的非多任務模式，或類似傳統DRAM的多任務模式。反觀在所有Network FCRAM-II產品版本中，均為多任務模式、4bank設計且不支持JTAG技術規格。再次強調，Network FCRAM-II不像RLDRAM-II兼有多任務模式與非多任務模式、8Bank設計且支持JTAG技術規格的特色。
其它關于Network FCRAM-II與RLDRAM-II的基本差異，詳見表1的比較。
結語
綜合效能、高密度、低耗電量、小體積及低成本等優勢，RLDRAM產品家族可望取代SRAM與CAM于網絡設備上的應用。RLDRAM-II于開發時即以網絡應用為考量的需求，不像FCRAM或其它DRAM僅是提供修改過內存的產品來因應網絡需求，而其原始開發目標只是針對行動掌上型裝置或個人計算機。RLDRAM-II的特色，包括高工作時脈、8bank循環式排程法架構、彈性化的I/O構造，以及前文所提的各項功能，促使RLDRAM-II成為超級強力的內存產品。因此，RLDRAM-II在網絡應用上，有能力超越Network FCRAM-II與其它標準型DRAM。
為了進一步地讓讀者對于RLRDRAM-II有更清楚的認識，本文將詳細說明RLDRAM-II在網絡應用的優勢、功能與運作方式，并將介紹RLDRAM-II與Network FCRAM-II的差異之處。
現行網絡應用之運作方式所面臨的瓶頸與問題
OC-192 與OC-768規格的網絡速率、內存存取與密度，已成為主要瓶頸所在，特別是用在具處理器架構的網絡線路卡上的內容可尋址內存（Content Addressable Memory，CAM）與封包緩沖SRAM等芯片。
研究指出，若采IPv.4規格1，至少需要內存容量達150M 位的CAM，才能妥善處理1024K的因特網協議（IP）標頭碼（代表地址所在）。如果以相同數量的IP標頭碼，到了IPv.6規格，內存容量就需大幅擴增到2400M 位的三元(Ternary) CAM。內存容量與尺寸還不是唯一的問題所在，快速執行搜尋的能力也是另一個考量的重點。
封包緩沖存儲器可以儲存現有的封包，直到網絡處理器找到正確的地址；而設計封包緩沖存儲器的一項主要考量，在于能夠快速儲存或釋放大量信息的能力。盡管SRAM是此類緩沖儲存應用中最快速內存芯片，但SRAM儲存每一位元信息，需要使用六個高漏電的晶體管，而導致低內存密度，同時還要付出高耗電量的代價。
不同于SRAM，CMOS DRAM儲存每一位信息，僅僅使用單一晶體管，若以內存密度與耗電量的角度來考量，CMOS DRAM堪稱是最具效率的裝置。
RLDRAM-II可改善現有瓶頸
通常每一個CAM可儲存約9M 位的信息量，SRAM則可儲存約16M 位 的信息量。RLDRAM-II卻可儲存高達288M 位的信息量。若改用RLDRAM-II架構，網絡系統工程師可儲存的信息量，比傳統CAM架構之系統所存的多了128倍。因此，RLDRAM-II可節省珍貴的基板空間，不必為了容納CAM與 SRAM的需求而采用多板設計。
改采DRAM設計不僅可節省空間，還可大幅節省電源。單一RLDRAM-II所能儲存的信息量，必須要有數顆CAM/SRAM才能達到。SRAM需要六顆晶體管，以儲存一位的信息，CAM也至少需要12顆晶體管之多。RLDRAM-II卻只需要一顆晶體管，耗電量可明顯地大幅降低。
取代存取較快速的內存技術，如CAM 或 SRAM等，以DRAM技術為基礎的RLDRAM-II并未犧牲內存存取頻寬，RLDRAM-II每個pin腳可提供高達每秒800 M 位的存取速率。
RLDRAM-II的優勢
RLDRAM-II采用先進的DRAM架構，特別是針對低延遲率的設計。標準型DRAM的架構為4記憶庫(bank)，RLDRAM-II則為8 bank。此架構允許較短的行/列地址與數據電路，使存取速率更快。此外，更多bank架構的設計可減少隨機存取沖突的發生機率。
數據進出RLDRAM-II的最佳化方式，是以循環式排程法(round-robin)，于8個bank內，儲存或讀取數據。換言之，一個封包所包含的數據，先以一次18或36位(根據所挑選的RLDRAM-II構造)的方式，存入第一個bank中，接著該封包的下一段資料，再以18或36位元的方式存入第二個bank。持續此一方式，輪完八個bank的循環后，再輪回第一個bank進行數據儲存。讀取數據也采同樣的循環方式，數據自第一個bank中讀出，接著第二、第三．．．。當輪完八個bank的循環后，再輪回第一個bank進行數據讀取。
除了循環式的讀、寫數據特色之外，RLDRAM-II的設計也允許用戶無須從Bank 0開始，即可自任何一個bank起動此循環運作。因為四個bank的DRAM架構無法支持循環式排程法因此，其并不是采用相同的運作模式。
降低延遲率的效果，自第一個數據封包的資料從第一個bank讀出后就立即可以感受到。當第一個bank的數據讀出后，下一個時脈則進行第二個bank的數據讀取，然后再下一個。讀取第一個bank數據的初始延遲率至少約需四個時脈周期來啟動此一運作，但完成此運作后，自RLDRAM-II讀取數據的速率，就可與所應用的時脈同步。不論讀或寫模式，RLDRAM-II均具有2、4或8位的爆沖長度(burst length)。
RLDRAM-II的另一項特色為隨機存取的列周期(row-cycle)時間較短，約20ns (奈秒)。RLDRAM-II提供的隨機讀寫一次所需時間（tRC），為所有DRAM芯片中最快速者之一。圖1與圖2分別顯示RLDRAM-II以2位的爆沖長度，在不同讀取延遲率下的讀寫時序。
NETWORK FCRAM-II芯片
Network FCRAM-II2為網絡內存應用的強勢產品，該技術由富士通微電子(Fujitsu Microelectronics)首先提出，主要是應用在掌上型行動裝置上，以取代SRAM的低攻耗內存產品，隨后也在網絡系統上找到其應用切入點。
值得注意的是，第二代FCRAM被稱為為Network FCRAM-II(或稱為“NetDRAM”)，可在網絡線路卡產品上作為封包緩沖存儲器之用；而這款產品在SRAM所具有效能優勢與與DRAM所具備的高內存密度、低耗能與低成本等優勢之間，取得絕佳的平衡。
從架構到核心設計，NETWORK FCRAM-II有數處與標準型DDR DRAM不同。Network FCRAM-II的架構完全為管線排列，且兩兩相依，此設計為標準型DDR DRAM所沒有的特別功能，諸如列地址選定(RAS)與行地址選定(CAS)控制，以及內部的自動預充電周期。
另外，NETWORK FCRAM-II的核心高度區段化，此設計可讓記憶格(cell)更靠近芯片的接口，以提升存取速率。傳統的DRAM是以長的行與列來涵蓋整體記憶庫(bank)。而在NETWORK FCRAM-II區段化的核心中，一個記憶庫內的每一區段，存取接口的時間較短。此特殊的區段化核心設計，配合高速感測放大器，將NETWORK FCRAM-II的列周期時間降至20ns(奈秒)，與RLDRAM-II的列周期時間相似。
Network FCRAM-II還擁有啟動單一bank中一小部份邏輯線(word line)的功能，以節省電源。此設計迥異于一般標準型DDR DRAM，其設計為如果要將一位信息寫入bank，必須啟動該bank整個邏輯線。Network FCRAM-II區段化的核心設計，造就此邏輯線局部啟動的功能，啟動一小段邏輯線，以尋址特定范圍的區段核心。此方式讓bank內相關于該次工作所需的特定范圍才會被啟動，其它部份則保持在預充電模式下。
RLDRAM-II 與 NETWORK FCRAM-II的差異性
RLDRAM-II 與 NETWORK FCRAM-II有幾項實質上的差異，其中主要的不同點之一在于RLDRAM-II是8bank設計的DRAM，Network FCRAM-II僅為4 bank，并且不支持循環式排程法。
為求達到20 ns列周期的表現，Network FCRAM-II采用高區段化的核心，配合特制的感測放大器來達成此一目標。反觀8 bank設計的RLDRAM-II，以傳統的標準型DRAM的感測放大器，則可達到20 ns的列周期。標準型DRAM的感測放大器備應用于RLDRAM-II時，并沒有改變其高產能的特性，將不會影響整體品質與穩定性。因此，所有RLDRAM-II速率等級的產品，均可達到20 ns列周期。
另一項主要不同點在于，類似大部份SRAM的架構，RLDRAM-II可在非多任務尋址總線模式(non-multiplexed address bus code)下運作，。Network FCRAM-II采多任務(multiplexed)尋址總線，此設計不僅帶來處理多任務總線的復雜度(SRAM則無此缺點)，同時也降低了Network FCRAM-II所能達到的極速與效能。
此外，Network FCRAM-II的多任務總線未能達到100％的地址控制效率，然而RLDRAM-II卻可做到。Network FCRAM-II的數據總線需要與位址總線分用時間，因此效率降低至50%。RLDRAM-II地址線與數據線各有專用的pin腳，因此沒有分時執行的問題。并且，由于專屬的地址線與數據線設計，不需要有低位址鎖定(Lower Address Latch)控制指令，所以RLDRAM-II的控制指令較Network FCRAM-II簡易。
為求在更快速率下達到更好的訊號完整性，RLDRAM-II的on-die termination (ODT)技術，且輸出驅動器的阻抗等級設計為可調整，等級區間為25到60 ohms。此一強化的I/O接口功能，提供更具彈性的基板電路設計，并能達到高速傳遞訊號的目標。其它彈性的設計還包括設計者可以選擇1.5v或1.8v的 I/O電壓，以期最能符合界面的電能。RLDRAM-II同樣采取每18位電路為寫入時脈(write clock)的設計。
RLDRAM-II可同時支持類似SRAM的非多任務尋址設計，以及傳統DRAM的多任務尋址模式。用戶可自行選擇。偏好類似DRAM運作模式與較少訊號數的用戶，在RLDRAM-II上仍可選用多任務尋址模式。此外，為了增進系統效能，RLDRAM-II也提供構造為x18與x9的分離式I/O版本(在分離式I/O裝置中，運作方式類似QDR SRAM，其讀、寫總線各自分離，因此不必煩惱爭搶總線資源的問題)。
藉由導入不同的輸入時脈與讀寫閃控(strobes)，能夠進一步強化RLDRAM-II的效能，其中內建的動態連結程序庫(DLL)，可確保時脈線形可與數據及讀寫strobes達成一致。
RLDRAM-II在許多領域都有領先的技術展現，包括400MHz的高運作時脈(Network FCRAM-II僅為333MHz)、高效能的I/O功能設計(如ODT技術、可調整式的輸出驅動器強度與輸出阻抗對應)，以及正確的數據訊號。這些功能讓RLDRAM-II可達到快速的內存存取，以及較高的有效頻寬運作。
以RLDRAM-II來進行網絡產品設計，將會較288M-bit 的Network FCRAM-II更具彈性，其主要原因有二：第一，RLDRAM-II的分離式I/O的產品版本，可取代或補足QDR SRAM的需求。第二，RLDRAM-II具備非多任務或多任務數據/總線兩種選擇。用戶可自由選擇類似SRAM的非多任務模式，或類似傳統DRAM的多任務模式。反觀在所有Network FCRAM-II產品版本中，均為多任務模式、4bank設計且不支持JTAG技術規格。再次強調，Network FCRAM-II不像RLDRAM-II兼有多任務模式與非多任務模式、8Bank設計且支持JTAG技術規格的特色。
其它關于Network FCRAM-II與RLDRAM-II的基本差異，詳見表1的比較。
結語
綜合效能、高密度、低耗電量、小體積及低成本等優勢，RLDRAM產品家族可望取代SRAM與CAM于網絡設備上的應用。RLDRAM-II于開發時即以網絡應用為考量的需求，不像FCRAM或其它DRAM僅是提供修改過內存的產品來因應網絡需求，而其原始開發目標只是針對行動掌上型裝置或個人計算機。RLDRAM-II的特色，包括高工作時脈、8bank循環式排程法架構、彈性化的I/O構造，以及前文所提的各項功能，促使RLDRAM-II成為超級強力的內存產品。因此，RLDRAM-II在網絡應用上，有能力超越Network FCRAM-II與其它標準型DRAM。
