Actel為其成功的ProASIC Plus FPGA提升Libero集成設計環(huán)境

Actel公司推出全新的Actel Libero™集成設計環(huán)境 (IDE) 5.0版本，用于設計和開發(fā)其現(xiàn)場可編程門陣列（FPGA）系列產品。新設計套件具有Synplicity®和Actel的增強綜合與布局布線工具，可為Actel的Flash為基礎ProASIC Plus系列產品，提供超過60%的性能提升。Actel的Designer v5.0是包含于Libero IDE的設計工具套件，為設計人員帶來新的功能，包括功能全面的ChipPlanner用于用戶驅動器件布局和強大的Multi-View Navigator圖形接口。Libero IDE v5.0還具有擴展的接口功能，可連接至外部工具，如Mentor Graphics的Precision和LeonardoSpectrum綜合工具、Synplicity的Synplify Pro®綜合軟件和Actel的編程和調試工具。

Libero IDE v5.0備有Synplicity的Synplify® 7.3軟件，對Actel FPGA系列產品的多項成果質量  (QoR) 增強和改進性能。新版本Libero工具套件還具有多項功能性和易用的改進，并通過SynaptiCAD的WaveFormer Lite v9.0和Mentor Graphics的ModelSim® v5.7產品提供。

Actel Designer v5.0軟件包含多項易用的升級功能，包括ChipPlanner和Multi-View Navigator。ChipPlanner是用戶驅動器件布局的綜合圖形接口，能協(xié)助設計人員通過區(qū)域管理、邏輯布局、I/O分配和路由設定，在最優(yōu)設計密度和性能之間實現(xiàn)最佳的折衷方案。新增的Multi-View Navigator可同時顯示ChipPlanner、Netlist、Package、I/O Attributes、Hierarchy和Log Window的圖象，為設計人員提供全面而有效的設計管理方法。此外，Designer v5.0還改進了布局和布線功能，為Actel FPGA提供高達15%的額外性能升級。
Actel的Libero 設計環(huán)境包括多個高性能的工具，如Mentor Graphics的ViewDraw™原理圖捕捉工具；SynaptiCAD的WaveFormer Lite 9.0測試平臺生成系統(tǒng)；Mentor Graphics的ModelSim 5.7仿真和設計驗證軟件；Synplicity的Synplify 7.3綜合軟件；以及Actel的Silicon Explorer 驗證和邏輯分析工具和Actel Designer布局布線軟件。

Actel Libero IDE v5.0集成設計環(huán)境備有三種版本：Platinum（白金）、Gold（金）和Silver（銀）。Libero Silver 和Platinum評估版可從Actel網站免費下載，供合資格的設計人員分別使用一年和45天。Designer v5.0 Gold和Designer Platinum評估版也可讓用戶從Actel網站免費下載。