采用28nm FD-SOI技術的汽車級微控制器嵌入式PCM宏單元
前言：
意法半導體
Fabio DISEGNI
fabio.disegni@st.com
汽車微控制器正在挑戰嵌入式非易失性存儲器（e-NVM）的極限，主要體現在存儲單元面積、訪問時間和耐熱性能三個方面。在許多細分市場（例如：網關、車身控制器和電池管理單元）上，隨著應用復雜程度提高，存儲單元面積成為決定性挑戰；在汽車動力總成(發動機和變速箱) 控制器和安全應用(制動系統)領域，符合最高165°C的工作溫度范圍至關重要。最后，優化的訪問時間能夠保證系統的整體能效。
FEOL(前工序) e-NVM [1]解決方案能夠在穩健可靠的高良率芯片上實現非常短的隨機訪問時間（Ta），但是復雜的數據管理是這項技術的最大短板。該解決方案需要扇區擦除和重寫過程，數據重新分配和新的代碼執行操作也就不可避免。研究人員又提出了幾個BEOL (后工序) e-NVM解決方案，主要優點包括不需要數據擦除操作，支持逐位修改數據，數據重新分配不再是必須的。在BEOL框架中，RRAM解決方案[2]的讀取電流窗口和存儲單元面積兩項參數更有競爭力，但是工作溫度范圍較窄。MRAM存儲器[3]的Ta性能非常有競爭力，但是存儲單元面積較大，工作溫度范圍較窄。
本文提出一個采用28nm FD-SOI CMOS技術的嵌入式相變存儲器 (PCM)，這個BEOL e-NVM解決方案在存儲單元面積、訪問時間和溫度范圍三者之間達到了我們所知的最佳平衡點。本文介紹一個集成6MB PCM的汽車0級微控制器芯片，這是一個穩健可靠的嵌入式存儲器解決方案，能夠滿足所有的汽車工業標準的嚴格要求。該PCM [4]采用的GexSbyTez材料經過優化，符合汽車工業技術標準的要求(150°C工作溫度，10年數據保留期限)。因為與集成存儲元件相關的工序很少，28nm被認為是在FD-SOI CMOS技術平臺上充分發揮PCM優勢的最佳節點[5]。支持汽車環境所需的5V接口需要增加額外的工序。FD-SOI技術讓解決方案具有抑制靜態泄漏電流的功能。FD-SOI器件的體偏置電壓范圍更廣，可以將晶體管的VT閾值電壓調到300mV左右，從而顯著降低存儲陣列內未選位的漏電流。
為了確保嵌入式存儲器從閃存變成PCM過程中微控制器應用級兼容性，按照命令用途配置相變存儲器結構，鏡像出與閃存相同的邏輯架構，包括一個等效的閃存擦除操作（即使PCM架構不需要），如圖1所示。這個6 MB的嵌入式代碼存儲器分為三個2 MB的讀寫同步（RWW）分區。從芯片上還看到一個有2個RWW分區的256kB的嵌入式非易失性數據存儲器。兩個存儲陣列共用TILE結構。
圖1 ：閃存到PCM邏輯架構。PCM IP（本文）的設計目的是模擬現有（商品中）e-NVM閃存解決方案功能，并提供軟件兼容性。
因為可以使用標準CMOS晶體管和低電壓，PCM使能架構取得了很短的訪問時間Ta。微安級別的PCM存儲單元讀取信號功耗，結合高速行解碼器、快速讀出放大器和陣列列泄漏電流抑制電路，可以將訪問時間Ta降到10ns以內。選擇器柵極可采用不同的驅動方式（由word line字線驅動器驅動），具體方式取決于在PCM單元上執行的操作（讀取或寫入）。在讀出時，word line字線選擇必須快速（納秒級），只有用薄氧化物晶體管才能實現這個速度：選擇器驅動電壓低至0.85V，這還能讓布局變得更緊湊。相狀態變換需要相對較高的電壓，所以需要在寫入路徑中用厚氧化物MOS管，從而使行解碼器面積得到優化。
由于FD-SOI CMOS技術擴大了正向體偏壓范圍，因此可以在高溫環境中有效地管理陣列泄漏電流。通過更大的VT變化范圍，負電壓動態管理功能使選擇器實現了驅動能力與能效的平衡，將位線（bitline）泄漏電流降至最低，且不影響讀取電流，同時還平衡了讀寫性能。穩壓器反饋回路的溫度范圍有多個非線性子范圍，以便在更高溫度下實現更好的控制效果（圖2）。
圖2：與FDSOI選擇器陣列配對的讀寫行解碼器; 以體偏壓是溫度范圍的函數的方式管理列泄漏電流控制策略
本解決方案還充分利用了PCM的低壓讀出功能，功耗明顯低于傳統閃存解決方案。在閃存方案中，行列讀操作都需要4-5V的電壓，然而在某些應用沒有這個電壓，因此還需要額外增加一個電荷泵，致使讀功耗增加3-6倍。PCM可以使用常規電壓偏置方法實現讀取操作，而無需連接額外的電荷泵。
圖3：差分讀取放大器; PCM訪問時序圖，2個等待狀態（WS）
圖3所示是讀出放大器（SA）。位線讀取電壓由NMOS共源共柵晶體管控制：存儲單元讀電流和基準電流流過共源共柵，最后注入比較網（refcp1和refcp2）。共源共柵結構支持比較網快速放電。在預充電階段結束后，釋放這些比較網，網絡動態電壓演變被轉換為內部鎖存器的數字輸出，用于偏置兩個PMOS，以產生電源電壓vdif1和vdif2。vdif1和vdif2的壓擺率差用于正確地觸發鎖存結構，讀取時序圖如圖4所示。
圖4. 差分讀出放大器區分PCM陣列內容的讀操作時序圖
圖7是一個完整的微控制器芯片的顯微照片：包括ADC、振蕩器、PLL、穩壓器和SRAM。PCM單元面積為40F²。
圖7.內嵌28nm FD-SOI的PCM非易失性存儲器的汽車0級微控制器芯片的顯微照片。
我們在該芯片的多個樣片上測量了讀取時間性能。系統設置是2個等待狀態對應3個時鐘周期，其中兩個時鐘周期分配給陣列讀取操作，一個周期分配給數字處理運算，包括ECC。我們使用shmoo技術在不同的溫度和電壓下測量系統性能（見圖5），在227MHz主頻運行時， Ta為8.8ns。我們驗證了在0.85V至1.05V電壓范圍內、-40°C至165°C溫度范圍內的讀取能力。
與傳統的FEOL解決方案相比，PCM單個位可修改特性使字節/字寫入時間性能非常出色（30us）。因為不再需要擦除操作，PCM寫入時間大幅降低，寫吞吐量達到0.83MB/s。PCM可以覆蓋數據，引發業界對寫周期概念以及E2仿真算法必要性的重新探討。寫耐久性測試后的重置和置位分布如圖5所示，從圖中可以看到重置和置位尾部之間寶貴的讀取識別裕量。在新品和1萬次讀寫之間未見性能降低。
圖5. 設為2個等待狀態，測量在三個不同溫度下的讀取性能（shmoo圖）。在最差條件下測量的讀訪問時間8.8ns。 耐久性測試后，在256KB上的SET和RESET分布情況。1萬次讀寫后沒有觀察到讀取窗口關閉。
圖6的表格給出了PCM存儲器的主要特性以及與當前最先進技術的比較情況。PCM的存儲單元尺寸較小，讀寫性能均衡，具有與方案2和3相同的單個存儲單元修改功能，但方案2和3不能用于汽車系統。方案1雖然讀寫速度快，但在數據修改方面效率較低。本文討論了市場首個在后工序實現嵌入式非易失性存儲器的汽車微控制器，該嵌入式存儲器容量是6MB，采用28nm FDSOI制造技術，工作溫度范圍-40°C至165°C。該產品是完全模擬傳統e-NVM閃存母產品的相同功能，能夠滿足主要技術規格的要求。該解決方案證明，在最惡劣的汽車環境中，PCM至少可以替代閃存，解決高電壓需求的挑戰，促進嵌入式技術縮小尺寸。
|
|
[1] ISSCC2015 |
本文 |
[2] ISSCC2018 |
[3] ISSCC2018 |
||
|
|
代碼 |
數據 |
代碼 |
數據 |
|
|
|
技術 |
28nm SG-MONOS |
28nm FD-SOI PCM |
40nm RRAM |
28nm STT-MRAM |
||
|
集成方式 |
FEOL |
BEOL |
BEOL |
BEOL |
||
|
存儲單元面積 |
67F² |
40F² |
53F² |
75F² |
||
|
存儲容量 |
2MBx2 |
64kB |
6MB |
228kB |
11Mbit |
1Mb |
|
電源 |
1.1V+/-0.1V, 2.7..5.5V |
0.85V/1.1V, 2.7V..5.5V |
1.1V |
1.2V/1.8V |
||
|
工作溫度 |
-40°C..170°C (汽車 0級) |
-40°C..165°C (汽車 0級) |
-40°C to 125°C |
25°C to 120°C |
||
|
讀 I/O數量 (位) |
(128+ 10)x2 |
32 + 7 |
(128+ 17)x2 |
128+ 17 |
無 |
16 |
|
隨機訪問時間 |
5ns |
100ns |
10ns over full V/ T° range 8.8ns @ 0.85V, 165°C (最惡劣條件) |
9ns @ 1.1V, 25°C |
6.8ns @ 0.85V, 25°C * |
|
|
寫入速度 |
2.0MB/s |
150us/4B |
0.83MB/s |
30us/ 32b |
NA |
|
|
擦除速度 |
0.91MB/s |
1.5ms/64B |
無需擦除操作 |
無需擦除操作d |
無需擦除操作 |
無需擦除操作 |
|
修改速度 |
0.63MB/s |
1.65ms/4B |
0.83MB/s |
30us/32b |
無 |
|
|
耐寫次數 |
1萬次 |
>1MB cycles |
1000次 |
10萬次 |
1000次 |
|
|
讀電流窗口 @ 10-5 cumulative BER, T0 |
|
|
10µA @ 1…10k cycles, 25°C |
22µA* @ 1k cycles, 25°C |
|
|
|
最大存儲容量 |
32MB |
512K |
32MB |
512KB |
無 |
無 |
|
位/字節 修改 |
否 |
是 |
是 |
是 |
||
圖6. 汽車級0微控制器內的28nm FD-SOI CMOS嵌入式PCM的主要性能，并與現有技術的對比情況。
參考文獻
[1] Y. Taito, et al., A 28nm Embedded SG-MONOS Flash Macro for Automotive Achieving 200MHz Read Operation and 2.0MB/s Write Throughput at Tj of 170°C, ISSCC, pp. 132-133, 2015
[2] C.-C. Chou, et al., An N40 256Kx44 Embedded RRAM Macro with SL-Precharge SA and Low-Voltage Current Limiter to Improve Read and Write Performance, ISSCC, pp. 478-479, 2018.
[3] Q. Dong, et al., A 1Mb 28nm STT-MRAM with 2.8ns Read access time at 1.2V VDD Using Single-Cap Offset-Cancelled Sense Amplifier and In-Situ Self-Write-Termination, ISSCC, pp. 480-481, 2018.
[4] P. Zuliani et al., Overcoming Temperature Limitations in Phase Change Memories with Optimized GexSbyTez, IEEE Transactions on Electron Devices, Vol. 60, No. 12, December 2013
[5] hidden reference
[1] Y. Taito, et al., A 28nm Embedded SG-MONOS Flash Macro for Automotive Achieving 200MHz Read Operation and 2.0MB/s Write Throughput at Tj of 170°C, ISSCC, pp. 132-133, 2015
[2] C.-C. Chou, et al., An N40 256Kx44 Embedded RRAM Macro with SL-Precharge SA and Low-Voltage Current Limiter to Improve Read and Write Performance, ISSCC, pp. 478-479, 2018.
[3] Q. Dong, et al., A 1Mb 28nm STT-MRAM with 2.8ns Read access time at 1.2V VDD Using Single-Cap Offset-Cancelled Sense Amplifier and In-Situ Self-Write-Termination, ISSCC, pp. 480-481, 2018.
[4] P. Zuliani et al., Overcoming Temperature Limitations in Phase Change Memories with Optimized GexSbyTez, IEEE Transactions on Electron Devices, Vol. 60, No. 12, December 2013
[5] hidden reference
