當(dāng)前位置： CompoTech China > 關(guān)鍵技術(shù)和應(yīng)用 >

如何通過(guò)最小化熱回路PCB ESR和ESL來(lái)優(yōu)化開(kāi)關(guān)電源布局

本文作者：Jingjing Sun 點(diǎn)擊： 2023-01-31 15:15

前言：

作者：ADI產(chǎn)品應(yīng)用高級(jí)工程師Jingjing Sun，ADI產(chǎn)品應(yīng)用經(jīng)理Ling Jiang，ADI產(chǎn)品應(yīng)用高級(jí)總監(jiān)Henry Zhang

問(wèn)題：

能否優(yōu)化開(kāi)關(guān)電源的效率？

答案：

當(dāng)然可以，最小化熱回路PCB ESR和ESL是優(yōu)化效率的重要方法。

簡(jiǎn)介

對(duì)于功率轉(zhuǎn)換器，寄生參數(shù)最小的熱回路PCB布局能夠改善能效比，降低電壓振鈴，并減少電磁干擾(EMI)。ADI將在本文討論如何通過(guò)最小化PCB的等效串聯(lián)電阻(ESR)和等效串聯(lián)電感(ESL)來(lái)優(yōu)化熱回路布局設(shè)計(jì)。文中研究并比較了影響因素，包括解耦電容位置、功率FET尺寸和位置以及過(guò)孔布置。通過(guò)實(shí)驗(yàn)驗(yàn)證了分析結(jié)果，并總結(jié)了最小化PCB ESR和ESL的有效方法。

熱回路和PCB布局寄生參數(shù)

開(kāi)關(guān)模式功率轉(zhuǎn)換器的熱回路是指由高頻(HF)電容和相鄰功率FET形成的臨界高頻交流電流回路。它是功率級(jí)PCB布局的最關(guān)鍵部分，因?yàn)樗遜v/dt和di/dt噪聲成分。設(shè)計(jì)不佳的熱回路布局會(huì)產(chǎn)生較大的PCB寄生參數(shù)，包括ESL、ESR和等效并聯(lián)電容(EPC)，這些參數(shù)對(duì)功率轉(zhuǎn)換器的效率、開(kāi)關(guān)性能和EMI性能有重大影響。

圖1.帶熱回路ESR和ESL的降壓轉(zhuǎn)換器

圖1顯示了同步降壓DC-DC轉(zhuǎn)換器原理圖。熱回路由MOSFET M1和M2以及解耦電容CIN形成。M1和M2的開(kāi)關(guān)動(dòng)作會(huì)產(chǎn)生高頻di/dt和dv/dt噪聲。CIN提供了一個(gè)低阻抗路徑來(lái)旁路高頻噪聲成分。然而，器件封裝內(nèi)和熱回路PCB走線上存在寄生阻抗（ESR、ESL）。高di/dt噪聲通過(guò)ESL會(huì)引起高頻振鈴，進(jìn)而導(dǎo)致EMI。ESL中存儲(chǔ)的能量在ESR上耗散，導(dǎo)致額外的功率損耗。因此，應(yīng)盡量減小熱回路PCB的ESR和ESL，以減少高頻振鈴并提高效率。

準(zhǔn)確提取熱回路的ESR和ESL，有助于預(yù)測(cè)開(kāi)關(guān)性能并改進(jìn)熱回路設(shè)計(jì)。器件的封裝和PCB走線均會(huì)影響回路的總寄生參數(shù)。本文主要關(guān)注PCB布局設(shè)計(jì)。有一些工具可幫助用戶(hù)提取PCB寄生參數(shù)，例如Ansys Q3D、FastHenry/FastCap、StarRC等。Ansys Q3D之類(lèi)的商用工具可提供準(zhǔn)確的仿真，但通常價(jià)格昂貴。FastHenry/FastCap是一款基于部分元件等效電路(PEEC)數(shù)值建模的免費(fèi)工具1 ，可以通過(guò)編程提供靈活的仿真來(lái)探索不同的版圖設(shè)計(jì)，但需要額外的編程。FastHenry/FastCap寄生參數(shù)提取的有效性和準(zhǔn)確性已經(jīng)過(guò)驗(yàn)證，并與Ansys Q3D進(jìn)行了比較，結(jié)果一致2,3 。在本文中，F(xiàn)astHenry用作提取PCB ESR和ESL的經(jīng)濟(jì)高效的工具。

熱回路PCB的ESR和ESL與解耦電容位置的關(guān)系

本部分基于ADI的LTM4638 µModule®穩(wěn)壓器演示板DC2665A-B來(lái)研究CIN位置的影響。LTM4638是一款集成式20VIN、15A降壓型轉(zhuǎn)換器模塊，采用小型6.25mm × 6.25mm × 5.02mm BGA封裝。它具有高功率密度、快速瞬態(tài)響應(yīng)和高效率特性。模塊內(nèi)部集成了一個(gè)小的高頻陶瓷CIN，不過(guò)受限于模塊封裝尺寸，這還不夠。圖2至圖4展示了演示板上的三種不同熱回路，這些熱回路使用了額外的外部CIN。第一種是垂直熱回路1（圖2），其中CIN1放置在μModule穩(wěn)壓器下方的底層。µModule VIN和GND BGA引腳通過(guò)過(guò)孔直接連接到CIN1。這些連接提供了演示板上的最短熱回路路徑。第二種熱回路是垂直熱回路2（圖3），其中CIN2仍放置在底層，但移至μModule穩(wěn)壓器的側(cè)面區(qū)域。其結(jié)果是，與垂直熱回路1相比，該熱回路添加了額外的PCB走線，預(yù)計(jì)ESL和ESR更大。第三種熱回路選項(xiàng)是水平熱回路（圖4），其中CIN3放置在靠近μModule穩(wěn)壓器的頂層。µModule VIN和GND引腳通過(guò)頂層銅連接到CIN3，而不經(jīng)過(guò)過(guò)孔。然而，頂層的VIN銅寬度受其他引腳排列的限制，導(dǎo)致回路阻抗高于垂直熱回路1。表1比較了FastHenry提取的熱回路 PCB ESR和ESL。正如預(yù)期的那樣，垂直熱回路1的PCB ESR和ESL最低。

圖2.垂直熱回路1：(a)俯視圖和(b)側(cè)視圖

圖3.垂直熱回路2：(a)俯視圖和(b)側(cè)視圖

圖4.水平熱回路：(a)俯視圖和(b)側(cè)視圖

表1.使用FastHenry提取的不同熱回路的PCB ESR和ESL

熱回路	ESR (ESR₁ + ESR₂)、600kHz (m?)	ESL (ESL₁ + ESL₂)、200MHz (nH)
垂直熱回路1	0.7	0.54
垂直熱回路2	2.5	1.17
水平熱回路	3.3	0.84

為了通過(guò)實(shí)驗(yàn)驗(yàn)證不同熱回路的ESR和ESL，ADI測(cè)試了12V轉(zhuǎn)1V CCM運(yùn)行時(shí)演示板的效率和VIN交流紋波。理論上，ESR越低，則效率越高，而ESL越小，則VSW振鈴頻率越高，VIN紋波幅度越低。圖5a顯示了實(shí)測(cè)效率。垂直熱回路1的效率最高，因?yàn)槠銭SR最低。水平熱回路和垂直熱回路1之間的損耗差異也是基于提取的ESR計(jì)算的，這與圖5b所示的測(cè)試結(jié)果一致。圖5c中的VIN HF紋波波形是在CIN上測(cè)試的。水平熱回路具有更高的VIN紋波幅度和更低的振鈴頻率，因此驗(yàn)證了其回路ESL高于垂直熱回路1。另外，由于回路ESR更高，因此水平熱回路的VIN紋波衰減速度快于垂直熱回路1。此外，較低的VIN紋波降低了EMI，因而可以使用較小的EMI濾波器。

圖5.演示板測(cè)試結(jié)果：(a)效率，(b)水平回路與垂直回路1之間的損耗差異，(c) 15 A輸出時(shí)M1導(dǎo)通期間的VIN紋波

熱回路PCB ESR和ESL與MOSFET尺寸和位置的關(guān)系

對(duì)于分立式設(shè)計(jì)，功率FET的布置和封裝尺寸對(duì)熱回路ESR和ESL也有重大影響。本部分ADI對(duì)使用功率FET M1和M2以及解耦電容CIN的典型半橋熱回路進(jìn)行了建模和研究。圖6比較了常見(jiàn)功率FET封裝尺寸和放置位置。表2顯示了每種情況下提取的ESR和ESL。

圖6.熱回路PCB模型：(a) 5mm × 6mm MOSFET，直線布置；(b) 5mm × 6mm MOSFET，以90°形狀布置；(c) 5mm × 6mm MOSFET，以180°形狀布置；(d) 兩個(gè)并聯(lián)的3.3mm × 3.3mm MOSFET，以90°形狀布置；(e) 兩個(gè)并聯(lián)的3.3mm × 3.3mm MOSFET，以90°形狀布置，帶有接地層；(f) 對(duì)稱(chēng)的3.3mm × 3.3mm MOSFET，位于頂層和底層，以90°形狀布置。

表2.對(duì)于不同器件形狀和位置，使用FastHenry提取的熱回路PCB ESR和ESL

	ESR₁ (m?)，2MHz	ESR₂ (m?)，2MHz		ESR₃ (m?)，2MHz	ESR_TOTAL (m?)，2MHz	相對(duì)于(a)的ESR變化率	ESL₁ (nH)，200MHz	ESL₂ (nH)，200MHz	ESL₃ (nH)，200MHz	ESL_TOTAL (nH)，200MHz	相對(duì)于(a)的ESL變化率
(a)	0.59	2.65	0.45		3.69	N/A	0.42	2.80	0.23	3.45	N/A
(b)	0.59	0.3	0.38		1.27	-66%	0.42	0.09	0.17	0.67	-81%
(c)	0.24	0.27	0.83		1.35	-63%	0.07	0.07	0.52	0.66	-81%
(d)	0.44	0.3	0.28		1.01	-73%	0.25	0.09	0.08	0.42	-88%
(e)	0.44	0.27	0.26		0.97	-74%	0.21	0.08	0.07	0.36	-90%
(f)	0.31	0.27	0.13		0.7	-81%	0.12	0.07	0.02	0.21	-94%

情況(a)至(c)展示了三種常見(jiàn)功率FET布置，其中采用5mm × 6mm MOSFET。熱回路的物理長(zhǎng)度決定了寄生阻抗。與情況(a)相比，情況(b)中的90°形狀布置和情況(c)中的180°形狀布置的回路路徑更短，導(dǎo)致ESR降低60%，ESL降低80%。由于90°形狀布置顯示出了優(yōu)勢(shì)，可基于情況(b)研究更多情況，以進(jìn)一步降低回路ESR和ESL。情況(d)將一個(gè)5mm × 6mm MOSFET替換為兩個(gè)并聯(lián)的3.3mm × 3.3mm MOSFET。由于MOSFET尺寸更小，回路長(zhǎng)度進(jìn)一步縮短，導(dǎo)致回路阻抗降低7%。情況(e)將一個(gè)接地層放置在熱回路層下方，與情況(d)相比，熱回路ESR和ESL進(jìn)一步降低2%。原因是接地層上產(chǎn)生了渦流，其感應(yīng)出相反的磁場(chǎng)，相當(dāng)于降低了回路阻抗。情況(f)構(gòu)建了另一個(gè)熱回路層作為底層。如果將兩個(gè)并聯(lián)MOSFET對(duì)稱(chēng)布置在頂層和底層，并通過(guò)過(guò)孔連接，則由于并聯(lián)阻抗，熱回路PCB ESR和ESL的降低更加明顯。因此，在頂層和底層上以對(duì)稱(chēng)90°形狀或180°形狀布置較小尺寸的器件，可以獲得最低的PCB ESR和ESL。

為了通過(guò)實(shí)驗(yàn)驗(yàn)證MOSFET布置的影響，可以使用ADI的高效率4開(kāi)關(guān)同步降壓-升壓控制器演示板LT8390/DC2825A和LT8392/DC2626A4。如圖7a和圖7b所示，DC2825A采用直線MOSFET布置，DC2626A采用90°形狀的MOSFET布置。為了進(jìn)行公平比較，兩個(gè)演示板配置了相同的MOSFET和解耦電容，并在36V轉(zhuǎn)12V/10A、300kHz降壓操作下進(jìn)行了測(cè)試。圖7c顯示了M1導(dǎo)通時(shí)刻測(cè)得的VIN交流紋波。采用90°形狀的MOSFET布置時(shí)，VIN紋波的幅度更低，諧振頻率更高，這就驗(yàn)證了熱回路路徑較短導(dǎo)致PCB ESL更小。相反，直線MOSFET布置的熱回路更長(zhǎng)，ESL更高，導(dǎo)致VIN紋波幅度要高得多，并且諧振頻率更低。根據(jù)Cho和Szokusha研究的EMI測(cè)試結(jié)果，較高的輸入電壓紋波還會(huì)導(dǎo)致EMI輻射更嚴(yán)重4。

圖7.(a) LT8390/DC2825A熱回路，MOSFET以直線布置；(b) LT8392/DC2626A熱回路，MOSFET以90°形狀布置；(c) M1導(dǎo)通時(shí)的VIN紋波波形。

熱回路PCB的ESR和ESL與過(guò)孔布置的關(guān)系

熱回路中的過(guò)孔布局對(duì)回路ESR和ESL也有重要影響。圖8對(duì)使用兩層PCB結(jié)構(gòu)和直線布置功率FET的熱回路進(jìn)行了建模。FET放置在頂層，第二層是接地層。CIN GND焊盤(pán)和M2源極焊盤(pán)之間的寄生阻抗Z2是熱回路的一部分，作為示例進(jìn)行研究。Z2是從FastHenry提取的。表3總結(jié)并比較了不同過(guò)孔布置的仿真ESR2和ESL2。

圖8.熱回路PCB模型，(a) 5個(gè)GND過(guò)孔靠近CIN和M2布置；(b) 14個(gè)GND過(guò)孔布置在CIN和M2之間；(c) 基于(b)，GND上再布置6個(gè)過(guò)孔；(d) 基于(c)，GND區(qū)域上再布置9個(gè)過(guò)孔。

通常，添加更多過(guò)孔會(huì)降低PCB寄生阻抗。然而，ESR2和ESL2的降低程度與過(guò)孔數(shù)量并不是線性比例關(guān)系。靠近引腳焊盤(pán)的過(guò)孔，所導(dǎo)致的PCB ESR和ESL的降低最明顯。因此，對(duì)于熱回路布局設(shè)計(jì)，必須將幾個(gè)關(guān)鍵過(guò)孔布置在靠近CIN和MOSFET焊盤(pán)的位置，以使高頻回路阻抗最小。

表3.使用不同過(guò)孔布置時(shí)提取的熱回路PCB ESR2和ESL2

情況	ESR₂ (m?)，2MHz	相對(duì)于初始情況的ESR變化率	ESL₂ (nH)，200MHz	相對(duì)于初始情況的ESL變化率
無(wú)過(guò)孔的初始情況	2.67	N/A	1.19	N/A
(a)	1.73	-35.2%	0.84	-29.8%
(b)	1.68	-37.1%	0.82	-30.8%
(c)	1.67	-37.5%	0.82	-31%
(d)	1.65	-38.2%	0.82	-31.4%

結(jié)論

減小熱回路的寄生參數(shù)有助于提高電源效率，降低電壓振鈴，并減少EMI。為了盡量減小PCB寄生參數(shù)，ADI研究并比較了使用不同解耦電容位置、MOSFET尺寸和位置以及過(guò)孔布置的熱回路布局設(shè)計(jì)。更短的熱回路路徑、更小尺寸的MOSFET、對(duì)稱(chēng)的90°形狀和180°形狀MOSFET布置、靠近關(guān)鍵元器件的過(guò)孔，均有助于實(shí)現(xiàn)最低的熱回路PCB ESR和ESL。

參考資料

1Mattan Kamon、Michael Tsuk和Jacob White。 “FASTHENRY: A Multipole-Accelerated 3-D Inductance Extraction Program.” IEEE Transactions on Microwave Theory and Techniques，第42卷，1994年。

2Andreas Musing、Jonas Ekman和Johann W. Kolar。 “Efficient Calculation of Non-Orthogonal Partial Elements for the PEEC Method.” IEEE Transactions on Magnetics，第45卷，2009年。

3Ren Ren、Zhou Dong和Fei Fred Wang。 “Bridging Gaps in Paper Design Considering Impacts of Switching Speed and Power-Loop Layout.” IEEE，2020年。

4Yonghwan Cho和Keith Szolusha。“低輻射的4開(kāi)關(guān)降壓-升壓型控制器布局——單熱回路與雙熱回路”。模擬對(duì)話(huà)，第55卷，2021年7月。

5Henry J. Zhang。“非隔離開(kāi)關(guān)電源的PCB布局考量”。ADI公司，2012年。

6Christian Kueck。“電源布局和EMI”。ADI公司，2012年。

關(guān)于ADI公司

Analog Devices, Inc. (NASDAQ: ADI)是全球領(lǐng)先的半導(dǎo)體公司，致力于在現(xiàn)實(shí)世界與數(shù)字世界之間架起橋梁，以實(shí)現(xiàn)智能邊緣領(lǐng)域的突破性創(chuàng)新。ADI提供結(jié)合模擬、數(shù)字和軟件技術(shù)的解決方案，推動(dòng)數(shù)字化工廠、汽車(chē)和數(shù)字醫(yī)療等領(lǐng)域的持續(xù)發(fā)展，應(yīng)對(duì)氣候變化挑戰(zhàn)，并建立人與世界萬(wàn)物的可靠互聯(lián)。ADI公司2022財(cái)年收入超過(guò)120億美元，全球員工2.4萬(wàn)余人。攜手全球12.5萬(wàn)家客戶(hù)，ADI助力創(chuàng)新者不斷超越一切可能。更多信息，請(qǐng)?jiān)L問(wèn)www.analog.com/cn。

關(guān)于作者

Jingjing Sun于2022年畢業(yè)于田納西大學(xué)諾克斯維爾分校，獲電氣工程博士學(xué)位。畢業(yè)后，她加入了ADI公司電源產(chǎn)品部，工作地點(diǎn)位于美國(guó)加利福尼亞灣區(qū)。她目前是一名高級(jí)應(yīng)用工程師，負(fù)責(zé)支持針對(duì)多市場(chǎng)應(yīng)用的μModule®產(chǎn)品。

Ling Jiang于2018年畢業(yè)于田納西大學(xué)諾克斯維爾分校，獲電氣工程博士學(xué)位。畢業(yè)后，她加入了ADI公司電源產(chǎn)品部，工作地點(diǎn)位于美國(guó)加利福尼亞灣區(qū)。她目前是一名應(yīng)用經(jīng)理，負(fù)責(zé)支持針對(duì)多市場(chǎng)應(yīng)用的μModule®產(chǎn)品。

Dr. Henry Zhang（張勁東博士）是ADI的Power by Linear™應(yīng)用總監(jiān)。他于1994年獲得中國(guó)浙江大學(xué)頒發(fā)的電子工程學(xué)士學(xué)位，分別于1998年和2001年獲得弗吉尼亞理工學(xué)院暨州立大學(xué)（黑堡）頒發(fā)的電子工程碩士學(xué)位和博士學(xué)位。他于2001年加入凌力爾特（現(xiàn)在已成為ADI的一部分）。

本月熱點(diǎn) HOME

欄目熱點(diǎn) HOME