在半導體不到百年的歷史軌跡中，大部分的演進是由上而下推展；然物聯網 (IoT) 腳步的逼近，帶動許多穿戴式、嵌入式的創新連網設備問世，外觀樣貌不像計算機、手機一般＂循規蹈矩＂，電子組件對體積與功耗也有更嚴苛的要求。
在市場殷切期盼下，加上環保意識高漲、摩爾定律亦不再所向披靡，迫使上游設計、制造端不得不從工藝和材料源頭尋求解決之道。工藝微縮下的電鍍 (Plating)、光阻剝離 (Stripping)、蝕刻 (Etching)，在在充滿挑戰。
為增進倒裝芯片 (Flip Chip)、扇出型 (Fan- out) 等先進封裝的良率及組件可靠度，銅柱凸塊 (Copper Pillar Bump, CPB) 電鍍須加大縱深、拉高＂深寬比＂(aspect ratio)；系統級封裝 (SiP) 的黏晶／焊接材料質地須精細；填膠手法須更迅速有效……。總之，孔洞或氣泡 (Void) 是這些工序的最大公敵，必須極力避免。
另一方面，軟性電路板需求興起，讓 3D 打印＋奈米氣溶膠噴涂＋激光燒結技術前景看俏；為防堵有機雜質作祟，電漿感測與色材也有長足進展。此外，智能工廠的導入與一條龍式的原料控管，對工藝有著絕對的幫助。以上種種，不只是 IC 設計業者所關注的頭等大事，也是系統開發者慎選元器件的重要參考。
