受到物聯網 (IoT) 對小體積、多功能電子組件需求的帶動，讓扇出型 (Fan- out) 封裝備受關注，而底部填充膠 (Underfill) 費用又不低；因此，近幾年對于點膠 (Dispensing) 與除泡 (De-void) 技術的討論亦相當熱烈。在歷經焊接、回焊后須清洗殘留物，才能依序進行預烘烤、電漿 (plasma)、填膠及加熱固化；作業過程若不慎產生氣泡 (void)，對制造良率及組件測試可靠度是一記重擊。
成立屆十個年頭、以＂工藝方案供貨商＂自詡的印能科技 (APT)，創立之初就專注于封裝黏著材料的除泡技術；業務經理吳百佑表示，印能科技為全球除泡系統的市占龍頭，迄今在世界各地已出貨 800 套?；诔杀九c質量綜合考慮，印能科技鎖定＂毛細底部充填＂(CUF) 工藝、于 2014 年推出＂Void Termination Solution＂(VTS)，要求零氣泡、極速點膠產出，以及資本支出和晶圓級封裝 (WLP) 優化；主要客群為倒裝芯片球柵式數組封裝 (FCBGA) 與表面黏著 (SMT) 模塊廠商。
照片人物：印能科技 (APT) 業務經理吳百佑
VTS 最大優勢在于：不需電漿清洗、成本較＂封膜底部充填＂(MUF) 低，但一樣能達成高質量效果。其工作原理為：將高分子黏著材料加熱分解 (Dissolution) 成液態后，利用壓力烤箱提高液體對氣體的溶解率，讓高分子材料吸收空氣。等到近沸騰時，原本溶于液態中的氣體分子會通過擴散 (Diffusion) 現象將氣體排出；最后，再藉反復震蕩將填充膠中的大氣泡分解成小氣泡做調整 (Modulation)，使其更容易被擠壓出來。
相較于同業主張以更高壓的壓力烤箱做烘烤，印能科技反而傾向往 5 公斤以下的輕量發展，以免傷及當中對壓力敏感的組件。2016 年，印能科技已成功達陣 CUF 搭配二次注塑模 (Overmold) 成本低于 MUF 的目標；今年，拜自身除泡技術精進所賜，若用戶的助焊劑殘渣可溶于填充膠，更可進一步跳過清洗和預烘烤步驟，以撙節無塵室空間和資本支出。尤其，某些產品并不適合電漿清洗，如：堆棧封裝 (PoP)。
因為向上堆棧的 PoP，凸塊 (bump) 只出現在根部，而填充膠的毛細作用會沿著凸塊周圍行進；打了電漿后，更容易產生大氣泡。此外，經過三年市場淬煉，印能科技證明以 U 形取代傳統 I 形點膠方式，可避免填充膠過度堆積在某一個點上造成浪費，可節約 10%～25% 的填充膠用量、增加三倍產量；同時能加快點膠速度、實現零氣泡質量并簡化工藝——傳統點膠方式須慢慢畫出型態 (pattern)，在這段額外的等待時間，亦會增加氣泡生成的風險。
