在物聯(lián)網(wǎng) (IoT) 狂潮浪涌下,扇出型 (Fan- out) 封裝將呈爆炸性成長,可望彌補(bǔ)目前倒裝芯片 (Flip Chip) 的不足,包括:改善散熱和電性效能、藉由多次重布線 (RDL) 提供更多 I/O 接腳數(shù)目、整合更多功能,以及封裝尺寸更小等。不過,安美特化學(xué) (Atotech) 先進(jìn)封裝全球產(chǎn)品經(jīng)理 Cassandra Melvin 表示,這同時(shí)也為銅柱 (copper pillar) 電化學(xué)沉積 (Electrochemical Deposition, ECD) 工藝帶來挑戰(zhàn):
1.電鍍 (Plating) 的電流密度須大于 20 ASD (電極單位面積所通過的安培數(shù)),且銅柱厚度大于 200μm;
2.電鍍銅柱的"深寬比"(aspect ratio) 須拉高至 4:1;
3.為使晶體更緊密、孔洞 (Voiding) 更少,須盡可能去除有機(jī)雜質(zhì)沉積;
4.降低蝕刻的非均勻性 (Non-uniformity, NU) 以提升良率。
照片人物:Atotech 先進(jìn)封裝全球產(chǎn)品經(jīng)理 Cassandra Melvin
Melvin 提醒,RDL 工程同樣要極力避免有機(jī)雜質(zhì)沉積,另有以下幾點(diǎn)須留意:1.電鍍線寬/線距 (L/S) 更精細(xì),約在 10 μm 以下;2.同一段工藝中的電鍍 RDL 與填孔 (Via-Filling) 須保持一致;3.減少內(nèi)應(yīng)力以免造成翹曲。她指出,高速電鍍厚銅的關(guān)卡在于:如何更快沉積并獲得更好的均勻性及平坦度;經(jīng)過實(shí)證,提高"深寬比"將有效改善上述指標(biāo)。此外,有機(jī)雜質(zhì)會產(chǎn)生細(xì)微孔洞、影響電性效能;借助快速電鍍提高電流密度,可提高電流量、降低孔洞以強(qiáng)化半導(dǎo)體組件的可靠度。
至于非均勻性與良率的關(guān)系,由于電鍍期間的基板移動亦有助于攪拌及流動的優(yōu)化,進(jìn)而改善均勻性及高值"深寬比"的填孔結(jié)果——與標(biāo)準(zhǔn)工藝記錄 (POR) 相較,在相同的電流密度下,晶圓間 (WIW) 和芯片間 (WID) 的均勻表現(xiàn)明顯較佳,對可靠度及良率具正面作用。Melvin 介紹,Atotech 公司的"MultiPlate"電鍍設(shè)備能滿足上述需求,可實(shí)現(xiàn)高純度金屬沉積并具備雙面電鍍能力;可與各種尺寸/厚度的晶圓、面板、電鍍液及基板相容,包括硅和玻璃。
特別一提的是,"MultiPlate"采用不溶性陽極 (尺寸穩(wěn)定陽極),幾何尺寸不會隨時(shí)間變化、電極反應(yīng)活性高,且送電均勻、使用壽命長,號稱"現(xiàn)場零維護(hù)";它還提供可編程的機(jī)械攪動功能,允許工程師通過物理參數(shù)優(yōu)化外形、不需額外校平,減少有機(jī)雜質(zhì)摻入機(jī)會;若能降低 75% 有機(jī)雜質(zhì)并以 4~5 倍快的速度進(jìn)行電鍍,是組件可靠度及產(chǎn)出的黃金交叉點(diǎn)。